Cari Blog Ini

Laporan Akhir 1




1. Jurnal
[Kembali]



2. Alat dan Bahan [Kembali]
  1. Panel DL 2203C  
  2. Panel DL 2203D  
  3. Panel DL 2203S 
  4. Jumper
3. Rangkaian Simulasi [Kembali]

Rangkaian Proteus:

Rangkaian Modul De Lorenzo:


4. Prinsip Kerja Rangkaian [Kembali]
    
Pada rangkaian ini digunakan 4 D flip flop yang dihubungkan ke LogicProbe sebagai penanda dari adanya arus yang mengalir pada rangkaian. Seperti yang kita ketahui bahwa D flip flop dipengaruhi oleh inputan clock, maka ketika clock berlogika 1 dan D flip flop juga diberi logika 1 maka rangkaian akan langsung menampilkan outputnya dimana ini dapat dilihat pada LogicProbe. Untuk D flip flop yang kedua harus menunggu output dari D flip flop yang pertama dimana output dari Q' , sedangkan flip flop kedua menerima masukan dari output flip flop pertama dan begitu juga untuk FF3 dan FF4. Sehingga untuk rangkaian ini bisa disebut asynchronous.


Rangkaian percobaan ini juga merupakan jenis shift register SISO (Serial In Serial Out) SISO dimana untuk SISO sendiri merupakan jenis shift register yang memiliki 1 input dan 1 output. Pada rangkaian ini bisa dilihat bahwa tiap FF memiliki 1 input dan 1 output sehingga 4 buah D flip flop dengan outputnya 4 bit. pada SISO ini data masuk dan keluar dari shift register dikontrol dari clock.


5. Video Rangkaian [Kembali]




6. Analisa [Kembali]
1. Analisa output yang dihasilkan tiap-tiap kondisi ! Apakah hasil yang didapatkan sudah sesuai dengan teori? Jelaskan ?
Jawab:
Hasil yang didapat sudah sesuai teori.
•) kondisi Serial in serial out:
Output yang dihasilkan dikirimkan satu per-satu lalu output kembali seperti semula dengan menggeser bitnya satu-satu.
•) kondisi serial in paralel out:
output bit data dikirimkan satu per-satu ketika semua data terkirim lalu data kembali seperti semula ketika Switch B0 menjadi 0 lalu 1.
•) kondisi paralel in Serial out:
output bit data langsung terkirim semua, agar data bit menjadi semula lagi, kita Switch B3-B6 langsung diswitch dari logika 1 menjadi 0 agar data bergeser satu-satu (serial).
•) kondisi paralel in paralel out:
output bit data langsung terkirim seluruhnya sekaligus dan swith B0 darri logika 1 menjadi logika 0 agar langsung Sekaligus menjadi semula.

2.Analisalah pengaruh gerbang AND pada rangkaian jika inputan clock langsung dihubungkan ke flip-flop dan tidak menggunakan gerbang logika AND, kira-kira bagaimana outputnya? Apakah sama? Analisalah hal tersebut!
Jawab:
Hasil output diberikan tetap sama meskipun tidak diberikan gerbang AND, tetapi tanpa adanya gerbang AND kita tidak bisa mematikan rangkaian shift register dengan setiap kaki clock pada setiap flip-flip hanya berlogika 0 terus.


7. Link Download [Kembali]
Rangkaian Proteus klik disini
Video simulasi klik disini
HTML klik disini
Datasheet Switch klik disini 
Datasheet AND klik disini
Datasheet IC 7474 klik disini

BAHAN PRESENTASI MATA KULIAH MIKROPROSESOR DAN MIKROKONTROLER 2024      Oleh : Zumar Ahmad (2210951027) Dosen Pengampu : Dr. Darwison, M.T. ...