2. Alat dan Bahan
[Kembali]
- Panel DL 2203C
- Panel DL 2203D
- Panel DL 2203S
-
Jumper
3. Rangkaian Simulasi
[Kembali]
4. Prinsip Kerja Rangkaian
[Kembali]
Pada rangkaian ini menggunakan 4 JK flip-flop berupa IC
74LS112 yang mana output dari flip flop dihubungkan dengan
LogicProbe di masing masing JK flip flopnya dan diparalalelkan
dengan IC 74LS447. Diketahui bahwa clock pada flip flop ini
dalam keadaan aktif low. Saat inputan JK dihubungkan langsung
dengan power supply, maka secara otomatis JK akan berinputan 1
dan akan mengalami kondisi toggle. Karena inputannya 1 maka
output dari Q akan bernilai 0, dimana output ini akan menjadi
inputan clock di JK2. Dikarenakan dari output Q1 tadi tidak
terjadi perubahan, maka JK2 secara otomatis tidak aktif dan
outputnya akan seperti inputannya. Begitu pula pada JK3 dan
JK4 akan tetap tidak aktif.
Saat kondisi berikutnya, clock dasar mengalami fall time
sehingga JK1 aktif dan menyebabkan kondisi toggle pada JK.
output dari Q1 berubah menjadi 1 yang akan menjadi inputan di
clock JK2. Karena JK merupakan aktif low, maka saat diberikan
inputan 1 maka JK2 tidak aktif dan outputnya akan sama dengan
inputannya. Hal ini akan berlanjut hingga batas yang tak
ditentukan.
5. Video Rangkaian
[Kembali]
1. Analisa apa yang terjadi pada rangkaian percobaan 1 ketika input SR
nya dihubungkan ke ground ketika SR aktif low ?
Jawab:
pada rangkaian percobaan 1 kita menggunakan 4 IC 74LS112 yang
diketahui sebagai Jk flip-flop pada kaki SR tersebut aktif low dimana
jika Salah satu kaki SR inputnya berlogika 0 atau terhubung ground
maka mode Set/reset akan aktif. Sesuai tabel kebenaran IC 74LS 112,
jika kaki S berlogika 0 atau terhubung ground maka Output Q berlogika
1 mode ini disebut Set, lalu jika haki R inputnya berlogika 0 maka
output Q berlogika 0 dimana mode ini disebut reset (clear), dan jika
kedua kaki S dan R berlogika 0 maka output Q dan Q bar berlogika 1
dimana mode ini disebut tidak dapat ditentukan. pada rangkaian counter
ini digunakan 4 IC 74LS112, Maka jika salah satu atau kedua input kaki
SR nya ber logika 0 output yang dihasilkan tidak akan menghitung
sesuai perhitungan desimal dalam biner. output Seluruh JK-Flip-Flop
akan sama Semua di 4 IC 74LS 112 tersebut mengikuti tabel kebenaran IC
74LS112.
2. Apa yang terjadi jika output Q bar masing" flip flop dihubungkan ke
input clock flip flop selanjutnya?
Jawab:
Pada rangkaian jika output Q bar masing-masing Flip-flop dihubungkan
ke input clock Flip-Flop Selanjutnya maka rangkaian counter ini akan
menghitung dari nilai maksimum, disini counter kita outputnya 4 bit
dalam desimal maksimumnya 1111 = 15 sehingga counter memulai dari 1111
sampai 0000 Sehingga rangkaian counter ini bisa disebut Counter down.
Rangkaian Proteus klik disini
Video simulasi klik disini
HTML klik disini
Datasheet Switch klik disini
Datasheet IC 74LS112 klik disini
