1.Kondisi[kembali]
Percobaan 1 Kondisi 9
Buatlah rangkaian seperti gambar percobaan 1 dengan dengan sumber
3.3V
2. Rangkaian Simulasi[kembali]
Rangkaian setelah disimulasikan :
3. Video Simulasi[kembali]
4. Prinsip Kerja[kembali]
Pada rangkaian ini menggunakan 4 JK flip-flop berupa IC 74LS112 yang
mana output dari flip flop dihubungkan dengan LogicProbe di masing
masing JK flip flopnya dan diparalalelkan dengan IC 74LS447. Diketahui
bahwa clock pada flip flop ini dalam keadaan aktif low. Saat inputan
JK dihubungkan langsung dengan power supply, maka secara otomatis JK
akan berinputan 1 dan akan mengalami kondisi toggle. Karena inputannya
1 maka output dari Q akan bernilai 0, dimana output ini akan menjadi
inputan clock di JK2. Dikarenakan dari output Q1 tadi tidak terjadi
perubahan, maka JK2 secara otomatis tidak aktif dan outputnya akan
seperti inputannya. Begitu pula pada JK3 dan JK4 akan tetap tidak
aktif.
Saat kondisi berikutnya, clock dasar mengalami fall time sehingga JK1
aktif dan menyebabkan kondisi toggle pada JK. output dari Q1 berubah
menjadi 1 yang akan menjadi inputan di clock JK2. Karena JK merupakan
aktif low, maka saat diberikan inputan 1 maka JK2 tidak aktif dan
outputnya akan sama dengan inputannya. Hal ini akan berlanjut hingga
batas yang tak ditentukan.
5. Link Download[kembali]
Rangkaian Proteus klik disini
Video simulasi klik disini
HTML klik disini
Datasheet Switch klik disini
Datasheet IC 74LS112 klik disini
